在高速(>100MHz)高密度PCB设计中的技巧? - 制造工艺 - pcb时代论坛 -

pcb时代论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 1351|回复: 0

[求助] 在高速(>100MHz)高密度PCB设计中的技巧?

[复制链接]

22

主题

22

帖子

89

积分

注册会员

Rank: 2

积分
89
发表于 2017-8-29 14:13:34 | 显示全部楼层 |阅读模式
在电路板尺寸固定的情况下,如果设计中需要容纳更多的功能,就往往需要提高PCB的走线密度,但是这样有可能导致走线的相互干扰增强,同时走线过细也使阻抗无法降低在设计高速高密度PCB时CAM代工优客板需注意串扰(crosstalkinterference),因为它对时序(timing)与信号完整性(signalintegrity)有很大的影响。以下提供几个注意的地方:
1、控制走线特性阻抗的连续与匹配。
2、走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响,找出可容忍的最小间距。不同芯片信号的结果可能不同。选择适当的端接方式。避免上下相邻两层的走线方向相同,甚至有走线正好上下重叠在一起,因为这种串扰比同层相邻走线的情形还大。
3、利用盲埋孔(blind/buriedvia)来增加走线面积。但是PCB板的制作成本会增加。在实际执行时确实很难达到完全平行与等长,不过还是要尽量做到。
4、可以预留差分端接和共模端接,以缓和对时序与信号完整性的影响。

回复

使用道具 举报

 
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

小黑屋|Archiver|手机版|PCBtime-专业的工程师论坛,PCB设计论坛,PCB制板论坛  

GMT+8, 2019-9-18 13:04 , Processed in 0.146918 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表