DDR3_CLK差分对测量指标问题 - 信号完整性仿真 - pcb时代论坛 -

pcb时代论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
查看: 2386|回复: 0

[讨论] DDR3_CLK差分对测量指标问题

[复制链接]

1

主题

31

帖子

114

积分

注册会员

Rank: 2

积分
114
发表于 2015-10-22 23:10:29 | 显示全部楼层 |阅读模式
最近在实际测试时发现对一些指标不了解,测试要求或规范也没说为什么要这么测试,这样就比较苦恼,就像design guide一样,虽然你按他写的设计就基本没问题了,但是你总想问个为什么。我真心希望以后这些规范指南能出个高阶版本,讲明个为什么,当然制定规范高手都是不屑说的,我明白。。。好了,牢骚发完,下面开始问问题,请接招。

差分对的测试中有几项不是很明白,就拿DDR3的差分CLK来讲:

1、差分信号是在交叉点位置触发的么?但下图又怎么解释,还有个AC,DC电平?


2、时序图又是从交叉点开始,从上图的电平触发角度来看又是差分的AC电平,那到底从哪个电平点开始计算时序?


3、其单端信号有一个测试指标比较重要,即Crossover Voltage(交叉点电平位置),那么这个指标的重要意义为何?若出现问题可能与什么有关?


本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复

使用道具 举报

 
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

小黑屋|Archiver|手机版|PCBtime-专业的工程师论坛,PCB设计论坛,PCB制板论坛  

GMT+8, 2019-5-20 08:20 , Processed in 0.252135 second(s), 32 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表